CHƯƠNG 3: MẠCH TỔ HỢP

NỘI DUNG CHÍNH

- 1. Mạch mã hóa (Encoder)
- 2. Mạch giải mã (Decoder)
- 3. Mạch đa hợp (Mux)
- 4. Mạch giải đa hợp (Demux)
- 5. Mạch cộng trừ nhị phân
- 6. Mạch so sánh nhị phân

PHẦN 1: MẠCH MÃ HÓA

Sơ đồ khối:



Chức năng: Khi có một ngõ vào được tích cực (tác động) thì lập tức ngõ ra cho ra một bộ mã tương ứng.

Đặc điểm: Số ngõ vào nhiều hơn ngõ ra và thường theo công thức. $n = 2^n$







QUY TẮC THIẾT KẾ ENCODER

- Xác định dạng mạch mã hóa từ n đường sang m đường.
- Lập bảng trạng thái ứng với các ngõ vào và các ngõ ra:
- + Các ngõ ra là các tổ hợp mã nhị phân,
- + Các ngõ vào sẽ lần lượt được tích cực theo mức tích cực đã cho

  (0 hoặc 1).
- + Viết hàm ra theo dạng tích cực bóc, không viết theo tổ hợp.

a) Mạch mã hóa 4 đường sang hai đường

- Trường hợp 1: Ngõ vào tích cực mức cao

Sơ đồ khối



Bảng trạng thái

Inputs				Outputs	
I_3	I_2	I_1	I_0	Y_1	Y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Hàm ngõ ra

$$Y_1 = I_2 + I_3$$

$$Y_0 = I_1 + I_3$$

b) Mạch mã hóa 4 đường sang hai đường

- Trường hợp 2: Ngõ vào tích cực mức thấp

Sơ đồ khối



Hàm ngõ ra

$$Y_0 = \overline{I_1} + \overline{I_3}$$

$$Y_1 = \overline{I_2} + \overline{I_3}$$

Bảng trạng thái

Inputs				Outputs	
I_3	I_2	I_1	I_0	Y_1	Y_0
1	1	1	0	0	0
1	1	0	1	0	1
1	0	1	1	1	0
0	1	1	1	1	1

2. Mạch mã hóa 8 đường sang 3 đường

- Trường hợp 1: Ngõ vào mức cao

Sơ đồ khối



Hàm ngõ ra

$$Y_0 = I_1 + I_3 + I_5 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

Bảng trạng thái

Inputs								Outputs		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

3. Mạch mã hóa 4 sang 2 ưu tiên

- Sơ đồ khối



Hàm ngõ ra

$$Y_0 = \overline{I_3}\,\overline{I_2}I_1 + I_3 = I_3 + I_1\overline{I_2}$$

$$Y_1 = \overline{I_3}I_2 + I_3 = I_3 + I_2$$

Bảng trạng thái

Inputs				Outputs	
I_3	I_2	I_1	I_0	Y_1	Y_0
0	0	0	1	0	0
0	0	1	X	0	1
0	1	X	X	1	0
1	X	X	X	1	1

Đối với mạch mã hóa ưu tiên, hàm ngõ ra được viết theo dạng tổ hợp.

PHẦN 2: MẠCH GIẢI MÃ (DECODER)

- Sơ đồ khối



Chức năng: Khi có một mã nhị phân áp vào ngõ vào thì sẽ có một ngõ ra được tích cực.

Đặc điểm: Số ngõ vào ít hơn ngõ ra và thường theo công thức $2^n = m$





Quy tắc thiết kế

- Xác định dạng mạch giải mã từ n đường sang m đường.
- Lập bảng trạng thái ứng với các ngõ vào và các ngõ ra:
- + Các ngõ vào là các tổ hợp mã nhị phân,
- + Các ngõ ra sẽ lần lượt được tích cực theo mức tích cực đã cho (0 hoặc 1).
- + Viết hàm ra theo dạng tổ hợp SOP hoặc POS, không viết theo dạng tích cực bóc

a) Mạch giải mã 2 đường sang 4 đường

- Trường hợp 1: Ngõ ra tích cực mức cao

Sơ đồ khối



Bảng trạng thái

Inputs		Outputs			
I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

Hàm ngõ ra

$$Y_0 = \overline{I_1}.\overline{I_0} \qquad Y_2 = I_1.\overline{I_0}$$

$$Y_1 = \overline{I_1}.I_0 \qquad Y_3 = I_1.I_0$$

a) Mạch giải mã 2 đường sang 4 đường

- Trường hợp 2: Ngõ ra tích cực mức thấp

Sơ đồ khối



Bảng trạng thái

1Inputs		Outputs			
I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

Hàm ngõ ra

$$Y_0 = I_1 + I_0 = \overline{\overline{I_1}.\overline{I_0}}$$

$$Y_1 = I_1 + \overline{I_0} = \overline{\overline{I_1}.I_0}$$

$$Y_2 = \overline{I_1} + I_0 = \overline{I_1.\overline{I_0}}$$

$$Y_3 = \overline{I_1} + \overline{I_0} = \overline{I_1.I_0}$$

Ngõ vào cho phép

- Là ngõ có chức năng:
- + Khi nó được tích cực thì nó mới cho phép mạch được hoạt động.
- + Khi nó không được tích cực thì bất chấp các ngõ vào còn lại, mạch vẫn không được hoạt đông.
- →Khi có ngõ vào cho phép thì xét các mức không tích cực cho nó trước, sau đó xét tích cực cho nó và thiết kế mạch như bình thường.

b) Mạch giải mã 2 đường sang 4 đường, có ngõ vào cho phép E.

- Trường hợp 1: Ngõ ra tích cực mức cao, E tích cực mức cao

Sơ đồ khối



Bảng trạng thái

Inputs			Outputs			
E	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	X	X	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	1
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Hàm ngõ ra

$$Y_0 = E\overline{I_1}.\overline{I_0}$$

$$Y_1 = E\overline{I_1}.I_0$$

$$Y_2 = EI_1.\overline{I_0}$$

$$Y_3 = EI_1.I_0$$

c) Mạch giải mã 2 đường sang 4 đường, có ngõ vào cho phép E.



Bảng trạng thái

Inputs			Outputs			
E	I_1	I_0	Y_3	Y_2	Y_1	Y_0
1	X	X	0	0	0	0
0	0	0	0	0	0	1
0	0	1	0	0	1	0
0	1	0	0	1	0	0
0	1	1	1	0	0	0

Hàm ngõ ra

$$Y_0 = \overline{E}\,\overline{I_1}\,\overline{I_0} \qquad Y_2 = \overline{E} I_1 \overline{I_0}$$

$$Y_1 = \overline{E}\,\overline{I_1 I_0} \qquad Y_3 = \overline{E} I_1 I_0$$

d) Mạch giải mã 2 đường sang 4 đường, có ngõ vào cho phép E1 và E2

- Trường hợp 1: Ngõ ra tích cực mức cao, E1 tích cực mức cao, E2 mức thấp

Sơ đồ khối



Bảng trạng thái

INPUTS				OUTPUTS			
E_2	E_1	I_1	I_0	Y_3	Y_2	Y_1	Y_0
1	X	X	X	0	0	0	0
X	0	X	X	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	1	0	0
0	1	1	1	1	0	0	0

Hàm ngõ ra

$$Y_0 = \overline{E_2}E_1\overline{I_1}\,\overline{I_0} \qquad Y_1 = \overline{E_2}E_1\overline{I_1}I_0 \qquad Y_2 = \overline{E_2}E_1I_1\overline{I_0} \qquad Y_3 = \overline{E_2}E_1I_1I_0$$

Mạch giải mã sang LED 7 đoạn





Quy tắc hiển thị:

+ Đối với led loại anot chung: Sáng thì mức 0, tắt thì mức 1

+ Đỗi với led loại katot chung: Sáng thì mức 1, tắt thì mức 0

Cách thiết kế mạch giải mã sang led 7 đoạn

- + Xác định loại led đề yêu cầu để có mức logic
- + Xác định số tổ hợp cần hiển thị để tìm số bit tối thiểu.
- + Lập bảng trạng thái ứng với các đoạn tắt sáng của LED để thu được hình ảnh hiển thị.
- +Biểu diễn lên bìa K và viết hàm, vẽ mạch.

Ví dụ: Thiết kế mạch giải mã sang led 7 đoạn loại katot chung, hiển thị 1,9,6,2



- Bước 1: Loại katot chung nên mức 1 led sáng, mức 0 led tắt,
- Số tổ hợp cần hiển thị là 4 nên cần tối thiểu 2 bit.
- Bảng trạng thái:

A	B	a	b	c	d	e	f	g	HT
0	0	0	1	1	0	0	0	0	1
0	1	1	1	1	1	0	1	1	9
1	0	1	0	1	1	1	1	1	6
1	1	1	1	0	1	1	0	1	2

Hàm ngõ ra

$a = A + B$ $\quad b = \overline{A} + B$ $\quad c = \overline{A} + \overline{B}$ $\quad d = A + B$ $\quad e = A\overline{B} + AB = A$

$f = \overline{A}B + A\overline{B} = A \oplus B$ $\quad g = A + B$

VD: Thiết kế mạch giải mã sang led 7 đoạn loại anot chung, hiển thị C H F E 0

+ Led anot chung nên mức 0 sáng, mức 1 tắt.
+ Số tổ hợp hiển thị là 5, nên cần tối thiểu 3 bit.
+ Bảng trạng thái

A	B	C	a	b	c	d	e	f	g	HT
0	0	0	0	1	1	0	0	0	1	C
0	0	1	1	0	0	1	0	0	1	H
0	1	0	0	1	1	1	0	0	0	F
0	1	1	0	1	1	0	0	0	0	E
1	0	0	0	0	0	0	0	0	1	0
1	0	1	X	X	X	X	X	X	X	
1	1	0	X	X	X	X	X	X	X	
1	1	1	X	X	X	X	X	X	X	

Hàm ngõ ra tự viết

g f + a b



e d + c DP

PHẦN 3: MẠCH ĐA HỢP

- Sơ đồ khối





Chức năng: Ứng với một tổ hợp chọn thì một ngõ vào sẽ được đưa thông ra ngoài.

Đặc điểm:

+ Chỉ có 1 ngõ ra

+ $n = 2^m$



Quy tắc viết hàm

- + Lập bảng trạng thái gồm tổ hợp các ngõ vào chọn và ngõ ra Y.
- + Ứng với mỗi tổ hợp chọn sẽ có một ngõ vào được đưa sang Y.
- + Viết hàm theo dạng SOP full hết các tổ hợp.

a) Mạch đa hợp 2 sang 1

- Sơ đồ khối



Bảng trạng thái

S_0	Y
0	I_0
1	I_1

Hàm ngõ ra $$Y = \overline{S_0} I_0 + S_O I_1$$

a) Mạch đa hợp 2 sang 1, có ngõ vào cho phép mức cao

- Sơ đồ khối



Bảng trạng thái

E	S_0	Y
0	X	0
1	0	I_0
1	1	I_1

Hàm ngõ ra $Y = E\overline{S_0}I_0 + ES_OI_1$

a) Mạch đa hợp 4 sang 1

- Sơ đồ khối



Bảng trạng thái

S_1	S_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

Hàm ngõ ra $Y = \overline{S_0}\,\overline{S_1} I_0 + \overline{S_0} S_1 I_2 + S_0 \overline{S_1} I_1 + S_0 S_1 I_3$

a) Mạch đa hợp 4 sang 1, có ngõ vào cho phép E mức cao

- Sơ đồ khối



Bảng trạng thái

E	S_1	S_0	Y
0	X	X	0
1	0	0	I_0
1	0	1	I_1
1	1	0	I_2
1	1	1	I_3

Hàm ngõ ra $Y = E\overline{S_0}\,\overline{S_1}I_0 + E\overline{S_0}S_1I_2 + ES_0\overline{S_1}I_1 + ES_0S_1I_3$

PHẦN 4: MẠCH GIẢI ĐA HỢP

- Sơ đồ khối



Chức năng: Ứng với mỗi tổ hợp chọn sẽ có một ngõ ra nhận thông tin từ đầu vào đưa ra ngoài.

Đặc điểm: Chỉ có 1 ngõ vào và $2^n = m$



a) Mạch giải đa hợp 1 sang 4

- Sơ đồ khối



Bảng trạng thái

S_1	S_0	O_3	O_2	O_1	O_0
0	0	0	0	0	I
0	1	0	0	I	0
1	0	0	I	0	0
1	1	I	0	0	0

Hàm ngõ ra $O_0 = \overline{S_0}\,\overline{S_1}I, O_1 = \overline{S_1}S_0I, O_2 = S_1\overline{S_0}I, 0_3 = S_1S_0I$

b) Mạch giải đa hợp 1 sang 4, ngõ vào cho phép E mức cao

- Sơ đồ khối



Bảng trạng thái

E	S_1	S_0	O_3	O_2	O_1	O_0
0	X	X	0	0	0	0
1	0	0	0	0	0	I
1	0	1	0	0	I	0
1	1	0	0	I	0	0
1	1	1	I	0	0	0

Hàm ngõ ra $O_0 = E\overline{S_1}\,\overline{S_0}I, O_1 = E\overline{S_1}S_0I, O_2 = ES_1\overline{S_0}I, 0_3 = ES_1S_0I$

PHẦN 5: MẠCH CỘNG TRỪ NHỊ PHÂN

1. Mạch cộng toàn phần (Full Add)

Sơ đồ khối



A, B là các số hạng
C_i là số nhớ trước đó
S là tổng (số viết)
C_0 là số nhớ tiếp theo

Bảng trạng thái

Ngõ vào			Ngõ ra	
A	B	C_i	S	C_0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = A \oplus B \oplus C$$

$$C_0 = AB + (A+B)C_i$$

2. Mạch trừ nhị phân toàn phần (Full Subtract)

Sơ đồ khối



A là số bị trừ
B là số trừ
C_i là số mượn trước đó
S là hiệu (số viết)
C_0 là số mượn tiếp theo

Bảng trạng thái

Ngõ vào			Ngõ ra	
A	B	B_i	D	B_0
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$D = A \oplus B \oplus B_i$$

$$B_0 = \overline{A}B + (\overline{A} + B)B_i$$

Thiết kế mạch cộng trừ nhị phân nhiều bit

- Cách thực hiện:
- + Với phép cộng trừ n bit thì dùng n mạch toàn phần.
- + Các mạch được ghép nối tiếp với nhau thông qua ngõ số nhớ (mượn),
- + Kết quả được trình bày theo theo thứ tự:
- Số nhớ bên trái cùng – tổng (hiệu)– tổng (hiệu) - tổng (hiệu)

Ví dụ: Thiết kế bộ cộng 3 bit



Ví dụ: Tìm kết quả ngõ ra của mạch sau



PHẦN 6: MẠCH SO SÁNH



Chức năng: Hai đầu của mạch sẽ ứng với các bit nhị phân đưa vào, mạch sẽ so sánh giá trị thập phân tương ứng và ngõ ra sẽ tích cực theo biểu thức logic nếu nó đúng.

1. Mạch so sánh nhị phân 1 bit

- Sơ đồ khối



Bảng trạng thái

A	B	$Y(A>B)$	$Y(A=B)$	$Y(A<B)$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Hàm ngõ ra

$Y(A>B) = A\overline{B}$ $\quad$ $Y(A=B) = A \oplus B$ $\quad$ $Y(A<B) = \overline{A}B$

2. Mạch so sánh nhị phân 2 bit

- Sơ đồ khối



Bảng trạng thái

INPUTS				OUTPUTS		
A		B				
A1	A0	B1	B0	$O_{(A>B)}$	$O_{(A=B)}$	$O_{(A<B)}$
0	0	0	0		1	
0	0	0	1			1
0	0	1	0			1
0	0	1	1			1
0	1	0	0	1		
0	1	0	1		1	
0	1	1	0			1
0	1	1	1			1
1	0	0	0	1		
1	0	0	1	1		
1	0	1	0		1	
1	0	1	1			1
1	1	0	0	1		
1	1	0	1	1		
1	1	1	0	1		
1	1	1	1		1	

$$Y(A>B) = A_1\overline{B_1} + A_0\overline{B_1}\,\overline{B_0} + A_1A_0\overline{B_0}$$

$$Y(A<B) = \overline{A_1}B_1 + \overline{A_1}\,\overline{A_0}B_0 + \overline{A_0}B_1B_0$$

$$Y(A=B) = \left(\overline{A_1 \oplus B_1}\right)\left(\overline{A_0 \oplus B_0}\right)$$